中科院半導體所研制成功低功耗高性能Delta-Sigma調制器芯片
中國科學院半導體研究所超晶格國家重點實驗室高速圖像傳感及信息處理課題組研究員劉力源等研制出一款低功耗、高性能Delta-Sigma調制器。相關研究成果以A Discrete-Time Audio Modulator Using Dynamic Amplifier With Speed Enhancement and Flicker Noise Reduction Techniques 為題發(fā)表在集成電路芯片設計領域學術期刊IEEE Journal of Solid-State Circuits（JSSC）上。 V7lDuiAI
c&0IJ7fZG
Delta-Sigma調制器構成的模數轉換器（ADC）廣泛應用于高精度、低功耗物聯網節(jié)點信號獲取和處理場景，是目前模擬數字混合集成電路芯片設計研究領域的重要研究方向之一。在國家重點研發(fā)計劃、國家科技重大專項和中科院青年創(chuàng)新促進會計劃等支持下，課題組提出了一種新型動態(tài)放大器實現了開關電容積分器和兩種閃爍噪聲消除技術有效降低了噪聲，研制出一種低功耗高精度離散時間Delta-Sigma調制器。 u8?ceM^r
x(S 064
調制器采用運用四位逐次逼近量化器的兩階前饋架構，包括兩個基于新型動態(tài)放大器的開關電容積分器和一個四比特逐次逼近量化器。積分器采用新型時序控制電路解決了電壓跌落問題；采用加速支路在有效的共模電壓范圍內提高了積分器的差模特性；采用兩種閃爍噪聲抑制技術，改善了信噪比(SNR)。基于65nm CMOS工藝實現了調制器，測試結果表明，24kHz帶寬內信號噪聲失真比（SNDR）為89.6 dB，動態(tài)范圍（DR）為91 dB，功耗僅為49μW @ 0.8 V電源電壓。圖1(a)和（b）分別為芯片照片和測量的輸出信號頻譜結果。論文第一作者為直博五年級學生馬松。 p ^L6uM
L3<XWpv
[attachment=96728] {.!:T+'Xi\
圖1（a） 芯片照片和（b）輸出信號頻譜 .5 dZaI)
論文鏈接：https://ieeexplore.ieee.org/document/8862953 |xf%1(Rl@
5n9F\T5
dvL
|