| 探針臺 |
2020-04-30 11:18 |
半導(dǎo)體進入2納米時代
qY0GeE>N
+KD~/}C%-
半導(dǎo)體進入2納米時代 =" >O;L.xj
Pk*EnA)
H\)on"
推動半導(dǎo)體業(yè)進步有兩個輪子，一個是尺寸縮小，另一個是硅片直徑增大，顯然尺寸縮小是主力，因為硅片直徑增大涉及整條生產(chǎn)線設(shè)備的更換。 $7 PFos%@
Oja)J-QXb
現(xiàn)階段除了尺寸繼續(xù)縮小之外，利用成熟制程的特色工藝及第三代半導(dǎo)體等正風(fēng)生水起，將開辟定律的另一片新的天地。 oIbd+6>f
3QGg;
臺積電正討論在美國開建2納米工廠事項，目前的態(tài)勢分析這個決定不好下，因為市場與投資（可能約500億美元）兩個都是關(guān)鍵因素。 g!aM-B^C
\ Fc"Q@.u
據(jù)臺灣地區(qū)《經(jīng)濟日報》報道，臺積電 3 納米工廠已經(jīng)通過環(huán)境評測，依據(jù)原定時程，全球第一座 3 納米工廠，可望在 2020 年動工，最快 2022 年底量產(chǎn)。 e9N 1xB
)LH nDx
2018年 8 月，中國臺灣“環(huán)保署”專案小組首度審查此案，創(chuàng)下重大開發(fā)案初審一次就過關(guān)的紀(jì)錄， 11月進入環(huán)評大會時，它的3納米工廠每日用水大幅增加到7.5 萬噸和用電88 萬度，然而環(huán)評案順利**，表示臺積電 3 納米工廠可順利推進。 %.[GR
V^.~m;ETu]
總裁魏哲家宣布，臺積電原定于今年4月29日在北美技術(shù)論壇上將公布3納米制程的細節(jié)。由于三星已搶先公布它的3納米將采用環(huán)柵finFET的納米片結(jié)構(gòu)，兩家3納米制程戰(zhàn)爭一觸即發(fā)。已有消息報道，臺積電仍沿用升級版的finFET架構(gòu)，而可能采用遷移率更高的材料，而非環(huán)柵納米片結(jié)構(gòu)。 +mV4Ty
ggX '`bK
為什么兩家在不同的工藝與架構(gòu)問題方面各自大作文章，一切的關(guān)鍵是找出性能瓶頸所在，然后以最具成本效益的方式使用可用的最佳工具分別解決這些瓶頸。無論是I/O、內(nèi)存接口還是過熱的邏輯塊，系統(tǒng)的運行速度都只能與該系統(tǒng)中最慢的組件一樣快，而這些邏輯塊需要在熱失控之前關(guān)閉。在某些情況下，它可能需要一個完全不同的體系結(jié)構(gòu)，處理要么在內(nèi)存中完成，要么在內(nèi)存附近完成。在其他情況下，它可能是更多的軟硬件協(xié)同設(shè)計，與整個設(shè)計優(yōu)化為一個系統(tǒng)。如果有一種一致的方法來描述這些設(shè)備并將它們連接在一起，那么釆用chiplet等方法可以更節(jié)省時間。 b ~v
9j9A'Y9(
在之前的幾個工藝節(jié)點中，有很多改進功耗和性能的選擇，而不僅僅是擴展，現(xiàn)在這些選擇中的許多都是經(jīng)過實踐驗證的。目前至少有六種主流的芯片/小芯片組合方式，還有更多的正在進行中，我們不難想象每個芯片供應(yīng)商會根據(jù)價格、功耗、性能甚至地區(qū)標(biāo)準(zhǔn)快速地提供定制解決方案。因此，雖然應(yīng)用于高性能計算(HPC)及5G開發(fā)的芯片可能需要最新的2nm制程，但是與它配套的可能是16nm的 SerDes、28nm電源模塊和40nm安全芯片等，然而它們將集成在一體。 ]y!|x_5c3
j1<@ *W&b
真正的問題是成本，以及市場有多少數(shù)量的需求，在半導(dǎo)體業(yè)中規(guī)模經(jīng)濟是必需的。有數(shù)據(jù)顯示，7nm工藝的研發(fā)費用需要至少3億美元，5nm工藝平均要5.42億美元，3nm、2nm工藝還沒數(shù)據(jù)，但是起步10億美元是可能的，至少2nm工藝不會低于這個數(shù)。 $Ne#F+M9x
5/Swn9vwl
另外從能夠設(shè)計和制造的芯片角度來看，盡管目前尚不清楚2納米可能會釆用那種架構(gòu)與工藝，然而半導(dǎo)體業(yè)似乎有可能再往下推進1或者2個節(jié)點。但是從商業(yè)的角度，目前尚不清楚的是這些芯片將用于什么地方，由誰使用。 ae#7*B
J;'?(xO3\
據(jù)最新的消息，臺積電原定于2020年 6 月試產(chǎn)的 3nm 工藝芯片，由于疫情可能推遲到 10 月。臺積電 3nm工藝的總投資高達 1.5萬億新臺幣，約合 500 億美元。目前為了建廠至少已經(jīng)花費了 200 億美元。 -zMXc"'C^k
J&Le*R'
近日臺積電正式披露了其最新3nm工藝的細節(jié)詳情，它的晶體管密度達到了前所未有的2.5億個/mm2。與它的5納米相比，功耗下降25-30%及功能提升10-15%。 %,>> <8
CWt,cwFW
臺積電重申，從7納米到5納米，再到未來的3納米，臺積電在每一個節(jié)點是全節(jié)點的提升，不同于競爭對手每一個節(jié)點都僅是部分性能的優(yōu)化，并非全節(jié)點的性能提升。因此對于未來3納米制程方面的競爭，臺積電是信心滿滿。 j'CRm5O
| |