| 探針臺(tái) |
2020-04-30 11:20 |
摩爾定律變慢時(shí)芯片的改進(jìn)
摩爾定律變慢時(shí)芯片的改進(jìn) k M/cD`
$6p_`LD0
隨著摩爾定律(Moore’s Law)的放緩，芯片在兩方面繼續(xù)改進(jìn):一是更小晶體管的效率和速度的提高，二是利用更小晶體管尺寸所支持的更大數(shù)量晶體管的先進(jìn)芯片設(shè)計(jì)的效率和速度的提高。這些先進(jìn)的設(shè)計(jì)包括在一個(gè)芯片上封裝更專(zhuān)業(yè)的核心的能力。 6>I{I k@>
幸運(yùn)的是，一些速度和效率的改進(jìn)仍然是可用的，但是有相當(dāng)大的技術(shù)挑戰(zhàn)。大約在2004年，當(dāng)達(dá)到65nm節(jié)點(diǎn)時(shí)，晶體管密度的改善在降低晶體管功耗和提高晶體管開(kāi)關(guān)速度(頻率縮放)方面變慢。盡管如此，晶圓廠報(bào)告稱(chēng)，晶體管級(jí)別的創(chuàng)新，而非設(shè)計(jì)級(jí)別的創(chuàng)新，將繼續(xù)提供節(jié)點(diǎn)與節(jié)點(diǎn)之間一致(盡管速度較慢)的改進(jìn)。 -49z.(@ki
臺(tái)積電和三星聲稱(chēng)，他們的5nm節(jié)點(diǎn)芯片在功率保持不變的情況下，其7nm節(jié)點(diǎn)芯片的晶體管速度分別提高了15%和10%，而在晶體管速度保持不變的情況下，其功耗降低了30%和20%。圖5和圖6顯示了臺(tái)積電所聲稱(chēng)的在90nm和5nm之間的恒定效率下的節(jié)點(diǎn)到節(jié)點(diǎn)晶體管速度改善的下降趨勢(shì)，但是在臺(tái)積電所聲稱(chēng)的晶體管功率降低改善的下降趨勢(shì)是平緩的。 ;d"F'd
MGUzvSf
三星在兩項(xiàng)指標(biāo)上的數(shù)據(jù)都在14nm到5nm之間呈下降趨勢(shì)，但是我們?nèi)鄙俅笥?4nm的節(jié)點(diǎn)的數(shù)據(jù)。英特爾發(fā)現(xiàn)晶體管的速度略有下降，但從65nm到10nm，節(jié)點(diǎn)到節(jié)點(diǎn)的晶體管功率降低的改進(jìn)仍在繼續(xù)。英特爾還沒(méi)有推出其7nm節(jié)點(diǎn)。這些速度和效率的提高既有利于像CPU這樣的通用芯片，也有利于像AI芯片這樣的專(zhuān)用芯片。 rh;@|/<l
9Q
4m9}
芯片設(shè)計(jì)的改進(jìn)現(xiàn)在提供了降低CPU效率和速度的改進(jìn)。圖7按節(jié)點(diǎn)合并了CPU和晶體管的速度和效率測(cè)量。對(duì)于CPU，我們使用圖1中的數(shù)據(jù)。對(duì)于晶體管，我們使用來(lái)自圖5和圖6的臺(tái)積電和英特爾節(jié)點(diǎn)的數(shù)據(jù)。這些消息來(lái)源在速度和效率改進(jìn)方面大致一致。臺(tái)積電和英特爾報(bào)告的來(lái)自晶體管級(jí)創(chuàng)新的改進(jìn)，通常與來(lái)自晶體管級(jí)和設(shè)計(jì)級(jí)創(chuàng)新的CPU改進(jìn)相匹配。粗略的匹配表明，晶體管級(jí)的創(chuàng)新在過(guò)去15年里一直在CPU效率和速度改進(jìn)方面發(fā)揮著重要作用，至少在經(jīng)過(guò)測(cè)量的CPU基準(zhǔn)測(cè)試中是這樣。然而，高效的設(shè)計(jì)仍然發(fā)揮著作用。 W/dl`UDY
} Qjp,(ye
T~I5W=y
改進(jìn)的晶體管密度可實(shí)現(xiàn)專(zhuān)業(yè)化 MMs#Y1dH
yGN@Hd:9
除了改善晶體管功能外，增加晶體管密度還能使芯片包含更多種類(lèi)的專(zhuān)用電路，用于執(zhí)行不同類(lèi)型的計(jì)算。一個(gè)芯片可以調(diào)用不同的專(zhuān)用電路，這取決于所請(qǐng)求的計(jì)算。這些電路可以包括一些優(yōu)化的AI算法和其他專(zhuān)門(mén)針對(duì)不同類(lèi)型的計(jì)算。 +8+@Az[e0
除了使用這些專(zhuān)用電路外，近年來(lái)在通用芯片上增加更多的晶體管幾乎沒(méi)有什么好處。從理論上講，更多的晶體管可以使CPU包含更多的電路，從而并行執(zhí)行更多的計(jì)算。然而，并行性的加速通常受到串行計(jì)算時(shí)間百分比的限制，串行計(jì)算一個(gè)接一個(gè)地執(zhí)行，因?yàn)橐粋�(gè)計(jì)算的結(jié)果需要啟動(dòng)另一個(gè)計(jì)算。相反，并行計(jì)算是同時(shí)進(jìn)行的。即使只有1%的算法計(jì)算時(shí)間需要串行計(jì)算，也會(huì)浪費(fèi)45%的處理器能量。不幸的是，大多數(shù)應(yīng)用程序至少需要一些串行計(jì)算，并且隨著串行化百分比的增加，處理器的能量浪費(fèi)變得過(guò)高。自2000年中期以來(lái)，隨著其他設(shè)計(jì)改進(jìn)的放緩，擁有越來(lái)越多核心的多核設(shè)計(jì)開(kāi)始激增。但是多核設(shè)計(jì)也不能有效地并行化算法，這需要在串行計(jì)算上花費(fèi)大量的時(shí)間。
|
|