| 探針臺(tái) |
2020-05-09 16:06 |
芯片的3D化
芯片的3D化 s :'M[xI
摩爾定律遇到發(fā)展瓶頸，但市場(chǎng)對(duì)芯片性能的要求卻沒有降低。在這種情況下，芯片也開始進(jìn)行多方位探索，以尋求更好的方式來提升性能。通過近些年來相關(guān)半導(dǎo)體企業(yè)發(fā)布的成果顯示，我們發(fā)現(xiàn)，芯片正在從二維走向三維世界——芯片設(shè)計(jì)、芯片封裝等環(huán)節(jié)都在向3D結(jié)構(gòu)靠攏。 QM\v ruTB
晶體管架構(gòu)發(fā)生了改變 6vbWe@#U/
當(dāng)先進(jìn)工藝從28nm向22nm發(fā)展的過程中，晶體管的結(jié)構(gòu)發(fā)生了變化——傳統(tǒng)的平面型晶體管技術(shù)（包括體硅技術(shù)(Bulk SI)和絕緣層覆硅(SOI)技術(shù)等）的發(fā)展遇到了瓶頸，為了延續(xù)摩爾定律，擁有三維結(jié)構(gòu)的FinFET技術(shù)出現(xiàn)了。 x #-uf
在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過的閘門，只能在閘門的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，閘門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。這種設(shè)計(jì)可以大幅改善電路控制并減少漏電流(leakage)，也可以大幅縮短晶體管的閘長(zhǎng)。 CoDu|M%
2011年5月英特爾宣布使用FinFET技術(shù)，而后臺(tái)積電、三星也都陸續(xù)采用FinFET。晶體管開始步入了3D時(shí)代。在接下來的發(fā)展過程中，F(xiàn)inFET也成為了14 nm，10 nm和7 nm工藝節(jié)點(diǎn)的主要柵極設(shè)計(jì)。 Zf68 EB
FinFET是胡正明教授基于DELTA技術(shù)而發(fā)明的，由于FinFET技術(shù)為半導(dǎo)體的創(chuàng)新帶來了新契機(jī)，國(guó)際電子電氣工程學(xué)會(huì)(IEEE)授予了胡正明2020年IEEE榮譽(yù)獎(jiǎng)?wù)拢琁EEE稱其獲獎(jiǎng)是“開發(fā)半導(dǎo)體模型并將其投入生產(chǎn)實(shí)踐，尤其是3D器件結(jié)構(gòu)，使摩爾定律又持續(xù)了數(shù)十年�！� bY|%ois4
2015年曾有報(bào)道稱，F(xiàn)inFET未來預(yù)期可以進(jìn)一步縮小至9nm。發(fā)展至今，我們也看到，F(xiàn)inFET技術(shù)仍然還被用于7nm中，但從市場(chǎng)發(fā)展中看，F(xiàn)inFET技術(shù)還沒有走到盡頭，根據(jù)臺(tái)積電2019中國(guó)技術(shù)論壇上的透露的消息顯示，臺(tái)積電在今年第二季度量產(chǎn)的5nm中，將使用High Mobility Channel FinFET的節(jié)點(diǎn)。 3~z4#8=
3D封裝引發(fā)新的競(jìng)爭(zhēng) |R8=yO%(
g0v},n
除了晶體管結(jié)構(gòu)走向了3D以外，封裝技術(shù)也在向3D方向發(fā)展。有報(bào)道指出，用先進(jìn)封裝技術(shù)提供的高密度互聯(lián)將多顆Chiplet包在同一個(gè)封裝體內(nèi)，將是未來的發(fā)展趨勢(shì)。而在這其中，3D封裝將產(chǎn)生巨大的影響。 dIQ7u
日前，AMD在其2020年財(cái)務(wù)分析師日發(fā)布了其新型的封裝技術(shù)——X3D封裝，據(jù)悉，該技術(shù)是將3D封裝和2.5D封裝相結(jié)合。AMD稱其X3D芯片封裝技術(shù)將把其MCM帶入三維，并將帶寬密度提高10倍。 PVP,2Yq!
在CES 2019展會(huì)上，Intel也正式公布了Foveros 3D立體封裝技術(shù)，F(xiàn)overos 3D可以把邏輯芯片模塊一層一層地堆疊起來，而且可以做到2D變3D后，性能不會(huì)受到損失，電量消耗也不會(huì)顯著增加。據(jù)wikichip的消息顯示，第一代Foveros是采用英特爾的10 nm工藝引入的，它具有每比特0.15皮焦耳的超低功率，其帶寬是類似2.5D Si中介層的 2-3倍，并且可擴(kuò)展至3 W至1 kW。 5cO}Jp%PA
而我們都知道，近些年來，英特爾和AMD之間在CPU上的競(jìng)爭(zhēng)很是激烈。而伴隨著大規(guī)模數(shù)據(jù)中心的發(fā)展，讓CPU承擔(dān)所有的計(jì)算任務(wù)似乎是有些困難，于是GPU逐漸加入了進(jìn)來——CPU適合日常進(jìn)行的通用計(jì)算，側(cè)重主要在整數(shù)計(jì)算方面，而GPU在浮點(diǎn)運(yùn)算和并行處理方面占據(jù)巨大優(yōu)勢(shì)，如果能夠?qū)烧邇?yōu)勢(shì)結(jié)合起來，更強(qiáng)大的處理器就會(huì)誕生，因此，AMD和英特爾也先后啟動(dòng)了相關(guān)GPU的項(xiàng)目。CPU與GPU如果相集成，也就成為了近些年來備受關(guān)注的Chiplet模式。對(duì)于Chiplet來說，封裝就顯得十分重要。而AMD的X3D，英特爾的Foveros 3D，都是發(fā)展Chiplet的基礎(chǔ)。 9 yH95uaDF
CPU和GPU的整合會(huì)推動(dòng)百億級(jí)別的超算的發(fā)展，而這或許也會(huì)將英特爾與AMD之間的競(jìng)爭(zhēng)帶到另外一個(gè)階段。據(jù)外媒報(bào)道稱，AMD和Intel都贏得了美國(guó)DOE百億級(jí)超級(jí)計(jì)算機(jī)的合同。 )IPnSh/ <
除此以外，臺(tái)積電也在積極發(fā)展3D封裝業(yè)務(wù)。據(jù)相關(guān)報(bào)道顯示，2019年4月，臺(tái)積電完成全球首顆3D IC封裝技術(shù)，預(yù)計(jì)2021年量產(chǎn)。業(yè)界認(rèn)為，臺(tái)積電正式揭露3D IC封裝邁入量產(chǎn)時(shí)程，意味全球芯片后段封裝進(jìn)入真正的3D新紀(jì)元，臺(tái)積電掌握先進(jìn)制程優(yōu)勢(shì)后，結(jié)合先進(jìn)后段封裝技術(shù)，對(duì)未來接單更具優(yōu)勢(shì)，將持續(xù)維持業(yè)界領(lǐng)先地位。 {_0E f c=7
格芯亦投身于3D封裝領(lǐng)域，2019年8月，格芯宣布采用12nm FinFET工藝，成功流片了基于ARM架構(gòu)的高性能3D封裝芯片。據(jù)相關(guān)報(bào)道顯示，3D 封裝解決方案（F2F）不僅為設(shè)計(jì)人員提供了異構(gòu)邏輯和邏輯 / 內(nèi)存整合的途徑，而且可以使用zui佳生產(chǎn)節(jié)點(diǎn)制造，以達(dá)成更低的延遲、更高的帶寬，更小芯片尺寸的目標(biāo)。另外，格芯還表示，因?yàn)楫?dāng)前的12納米工藝成熟穩(wěn)定，因此目前在3D空間上開發(fā)芯片更加容易，而不必?fù)?dān)心新一代 7 納米工藝所可能帶來的問題。 8Y
| |