亚洲AV日韩AV无码污污网站_亚洲欧美国产精品久久久久久久_欧美日韩一区二区视频不卡_丰满无码人妻束缚无码区_久爱WWW成人网免费视频

IC設(shè)計(jì)完整流程及工具

發(fā)布：探針臺(tái) 2020-02-12 16:39 閱讀：2486
IC的設(shè)計(jì)過程可分為兩個(gè)部分，分別為：前端設(shè)計(jì)（也稱邏輯設(shè)計(jì)）和后端設(shè)計(jì)（也稱物理設(shè)計(jì)），這兩個(gè)部分并沒有統(tǒng)一嚴(yán)格的界限，凡涉及到與工藝有關(guān)的設(shè)計(jì)可稱為后端設(shè)計(jì)。 Ii,L6c  
前端設(shè)計(jì)的主要流程： 8`*`4m  
1、規(guī)格制定 #~ >0Dr  
芯片規(guī)格，也就像功能列表一樣，是客戶向芯片設(shè)計(jì)公司（稱為Fabless，無晶圓設(shè)計(jì)公司）提出的設(shè)計(jì)要求，包括芯片需要達(dá)到的具體功能和性能方面的要求。 sjzZl*GSy  
2、詳細(xì)設(shè)計(jì) hy6px  
Fabless根據(jù)客戶提出的規(guī)格要求，拿出設(shè)計(jì)解決方案和具體實(shí)現(xiàn)架構(gòu)，劃分模塊功能。 WRo#ZVt9$  
3、HDL編碼 f:HRrKf9  
使用硬件描述語言（VHDL，Verilog HDL，業(yè)界公司一般都是使用后者）將模塊功能以代碼來描述實(shí)現(xiàn)，也就是將實(shí)際的硬件電路功能通過HDL語言描述出來，形成RTL（寄存器傳輸級(jí)）代碼。 r\em-%:  
4、仿真驗(yàn)證 duwZe+