101) Ion Implanter 離子植入機

102) Ion Source 離子源

離子植入機中產生所要植入雜質離子的部分，主要由Arc Chamber ,Filament組成，雜質氣

體或固體通入Arc Chamber，由Filament產生的電子進行解離而產生離子。

103) IPA 異丙醇

  Isopropyl Alcohol的簡稱，在半導體制造中，用來作為清洗溶劑，常用來擦拭機臺操

作面板等，也作為SOG等化學液體的溶劑。

104) Isotropic Etching等向性蝕刻

        在蝕刻反應中，除了縱向反應發(fā)生外﹒橫向反應亦同時發(fā)生(見左圖)，此種蝕刻即稱之為等向性蝕刻，一般化學濕蝕刻多發(fā)生此種現象。

         干式蝕刻，其蝕刻后的橫截面具有異向性蝕刻特性 (Anisotropic)，即可得到較陡的圖形

105) Latch up:閉鎖效應

CMOS組件里的底材、阱及PMOS的漏極與NMOS的源極，在某些條件下，會形成一個如圖（1）所示的寄生的pnpn二極管。這種pnpn二極管的電流（I）對

  

電壓（V）的操作曲線則如圖。其中圖中的IH，為使pnpn二極管處于運作（Acting）狀態(tài)時所需的最低電流稱之為“引發(fā)電流（triggering current）”。當I≥IH發(fā)生之后，CMOS電路的功能將暫時或永久性的喪失，我們稱這個現象為“閉鎖（Latch up）”。即，如果CMOS組件的設計或制作不當，這種寄生于CMOS組件里的“pnpn二極管”，有可能處于運作的狀態(tài)，而影響到CMOS的正常運作。所以在使用CMOS的設計時，務必注意使這個pnpn二極管隨時處于“閉”的狀態(tài)，即I<IH，以防止“閉鎖現象”的發(fā)生。

防止閉鎖的方法很多，最簡單的方式就是把CMOS的n阱（內有PMOS）與NMOS彼此間的遠離而不發(fā)生。不過這將使半導體組件在芯片上的集成度下降，所以并不是很好的方法最普遍防閉鎖的方法是“外延硅底材（EPI substrate）”

這種防制方法的原理，是在原本高摻雜的底材上，加上一層輕微摻雜的單晶硅層，已做為CMOS制程的的底材。因此CMOS是直接建筑在低摻雜的EPI層上（不是以往的底材上）的。而高摻雜底材作為接地的板面（ground plane）。假如這層EPI夠薄（但要比阱深度厚），則圖中的直立的pnp雙載子寄生電晶體的電流將不易橫向流向寄生的npn電晶體，而流向高摻雜的硅底材（摻雜濃度高導電性好）。因此硅底材接地，寄生pnp和npn的閉鎖現象就可以被抑制了。外延單晶硅層的厚度宜薄，這樣發(fā)生閉鎖的引發(fā)電流將越高，閉鎖將不容易發(fā)生，但考慮到EPI層太薄，底材雜質將會進入EPI層，造成濃度的改變，故需嚴格控制以避免EPI太薄或太厚所帶來的問題。

106) Layout布局

         Layout：此名詞用在IC設計時，是指將設計者根據客戶需求所設計的線路，經由CAD(計算機輔助設計)，轉換成實際制作IC時，所需要的光罩布局，以便去制作光罩。因為此一布局工作﹒關系到光罩作出后是和原設計者的要求符合，因此必須根據一定的規(guī)則，好比一場游戲一樣，必須循一定的規(guī)則，才能順利完成﹒而布局完成后的圖形便是IC工廠制作時所看到的光罩圖形。

107) Lightly Doped Drain 輕摻雜集極

簡稱LDD，可以防止熱電子效應(Hot Electron/Carrier Effect)；方法是采用離子植入法，在

原來的MOS的源極和汲極接近通道的地方，再增加一組摻雜程度較原來n型的源極與汲極為低的n型區(qū)。缺點是制程復雜且輕摻雜使S/D串聯電阻增大，導致組件操作速度降低。

108) Local Oxidation 區(qū)域氧化法

Local Oxidation of Silicon 即區(qū)域氧化，簡稱LOCOS,是Field Oxide一種制作方法,即在有SiN層作為幕罩的情況下讓芯片進入爐管進行Field Oxide的制作。

109) Load Lock傳送室