芯片立體化發(fā)展摩爾定律遇到發(fā)展瓶頸，但市場對芯片性能的要求卻沒有降低。在這種情況下，芯片也開始進行多方位探索，以尋求更好的方式來提升性能。通過近些年來相關(guān)半導(dǎo)體企業(yè)發(fā)布的成果顯示，我們發(fā)現(xiàn)，芯片正在從二維走向三維世界——芯片設(shè)計、芯片封裝等環(huán)節(jié)都在向3D結(jié)構(gòu)靠攏。 E5U{.45  
晶體管架構(gòu)發(fā)生了改變 Cvf^3~q  
當先進工藝從28nm向22nm發(fā)展的過程中，晶體管的結(jié)構(gòu)發(fā)生了變化——傳統(tǒng)的平面型晶體管技術(shù)（包括體硅技術(shù)(Bulk SI)和絕緣層覆硅(SOI)技術(shù)等）的發(fā)展遇到了瓶頸，為了延續(xù)摩爾定律，擁有三維結(jié)構(gòu)的FinFET技術(shù)出現(xiàn)了。 `zZGL&9m`  
在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過的閘門，只能在閘門的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，閘門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。這種設(shè)計可以大幅改善電路控制并減少漏電流(leakage)，也可以大幅縮短晶體管的閘長。 .*>pD/  
2011年5月英特爾宣布使用FinFET技術(shù)，而后臺積電、三星也都陸續(xù)采用FinFET。晶體管開始步入了3D時代。在接下來的發(fā)展過程中，F(xiàn)inFET也成為了14 nm，10 nm和7 nm工藝節(jié)點的主要柵極設(shè)計。 N)H