當(dāng)前MOSFET器件的持續(xù)微縮所帶來(lái)的功耗問(wèn)題已經(jīng)成為制約集成電路發(fā)展的主要瓶頸。復(fù)旦大學(xué)微電子學(xué)院朱顥研究團(tuán)隊(duì)、美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院及美國(guó)喬治梅森大學(xué)，合作提出一種具有陡峭亞閾值擺幅的負(fù)量子電容晶體管器件。研究成果在第68屆國(guó)際電子器件大會(huì)上發(fā)表。 ((i%h^tGa;  
7UQFAt_r  
復(fù)旦大學(xué)微電子學(xué)院消息顯示，該工作利用單層石墨烯在低態(tài)密度條件下產(chǎn)生的負(fù)電子壓縮效應(yīng)，通過(guò)柵極電壓調(diào)控形成負(fù)量子電容。該工作中，通過(guò)對(duì)器件柵極疊層結(jié)構(gòu)以及制備工藝的優(yōu)化，實(shí)現(xiàn)最小31mV/dec的亞閾值擺幅和可忽略的滯回特性，及超過(guò)106的開(kāi)關(guān)比，有效降低器件靜態(tài)與動(dòng)態(tài)功耗。同時(shí)結(jié)合理論仿真揭示了器件陡峭亞閾值擺幅的形成機(jī)理，為未來(lái)高速低功耗晶體管器件技術(shù)的發(fā)展提供新路徑。 3