s &Dg8$  
FIB的應(yīng)用 |r ue=QZ  
聚焦離子束顯微鏡 (Focused Ion Beam, FIB) gh`m*@  
聚焦離子束顯微鏡是運(yùn)用鎵 (Ga) 金屬來做為離子源。因為鎵的熔點為 29.76°C，且在此時的蒸氣壓為«10-13 Torr，所以很適合在真空下操作。在使用時，液態(tài)的鎵會沿著燈絲流至針尖，當(dāng)外加電場強(qiáng)到可以將針尖的液態(tài)鎵，拉成曲率半徑小于一臨界半徑的圓錐體(Taylor cone) 時，鎵就被游離而噴出，形成鎵離子束。此離子源小于 10 nm，能量分散約為 4.5 eV，亮度約為106 A/cm2.sr。所以可以用來做為很精確的奈米結(jié)構(gòu)加工的工具，所以也可稱之為奈米雕刻刀。聚焦離子束顯微鏡的系統(tǒng)，是由液態(tài)離子源、聚焦與掃描透鏡、樣品移動平臺、反應(yīng)氣體噴嘴及信號偵測器所組成。透過此系統(tǒng)，我們可以做選區(qū)的濺射來去除物質(zhì)、金屬的沉積與蝕刻、及絕緣層的沉積與蝕刻，所以也是微機(jī)電 (MEMS) 加工很好的工具平臺。除了單槍離子束之外，聚焦離子束顯微鏡上另外還可裝設(shè)電子束系統(tǒng)，而形成所謂的雙束聚焦離子顯微鏡 (Dual Beam FIB)。也就是同時具備了掃描式電子顯微鏡 (Scanning Electron Microscope, SEM) 及聚焦離子束顯微鏡于一身�？梢杂秒娮邮鴣韺ふ夷繕�(biāo)區(qū)及觀察影像，而離子束做精密切割目標(biāo)區(qū)，不會破壞其他樣品結(jié)構(gòu)，因此可以做奈米級精確的位置定位與切割，及奈米級的TEM試樣薄片制作。 7\_o.(g#-  
FIB設(shè)備的具體應(yīng)用可大致分類為：積體電路的線路編修 u4z&!MT}  
定點剖面與SEM觀察 =_j vk.  
離子穿隧影像對比 (Ion Channeling Contrast) l1ZY1#%j  
穿透式電子顯微鏡 (TEM) 試片制備 f>'Y(dJ'W  
實際應(yīng)用1 線路修補(bǔ) (Circuit Editing) A5,t+8`aci  
在積體電路產(chǎn)品開發(fā)時，當(dāng)首批晶片出廠時，若電路上有設(shè)計錯誤或功能不正常時，就需要透過線路修改來驗證電路設(shè)計。在早期，需要修改光罩與重新投片來進(jìn)行電路修改與驗證，這是費時又耗財?shù)摹．?dāng)積體電路制程持續(xù)微小化后，這個作法所需的經(jīng)費，更是急遽的增加。所以當(dāng)FIB能夠執(zhí)行金屬及絕緣層的沉積與蝕刻后，儼然成為微小化的晶圓廠的后段制程生產(chǎn)線。所以可以在極低費用下，快速地提供電路的編修，或光罩修補(bǔ)，加快產(chǎn)品的驗證。所以，最多只要改版一次光罩，就可以完成產(chǎn)品的開發(fā)。針對積體電路產(chǎn)品封裝以及要編修的位置的不同，電路編修，又可以分為正面編修 (Front-side Editing) 與背面編修 (Back-side Editing) 兩大類。一、正面編修 3mPjpm  
是由積體電路的最上層開始施工至下層金屬層的編修位置，也就是需挖過保護(hù)層及上層的金屬導(dǎo)線層到欲編修位置， \ w3]5gJZ  
二、背面編修 Ehzo05/!  
是由積體電路的最上層開始施工至下層金屬層的編修位置，也就是由矽晶片底部開始施工至編修位置，也就是需挖穿矽基板及/或下層的金屬導(dǎo)線層到欲編修位置，圖3為背面電路編修的范例。一般而言，編修的難度依電路結(jié)構(gòu)差異而有不同，施工編修位置的可用開挖空間越大，則施工的難度越低；上層金屬導(dǎo)線的編修比底層的金屬導(dǎo)線容易；鋁金屬導(dǎo)線則比銅導(dǎo)線容易施工；正面編修則較背面編修容易。常用的編修工程包括絕緣層深井的開挖、金屬線的切斷或切穿、絕緣層深井的金屬填充，金屬連線、點針的金屬墊、電容制作及電阻制作。 ntNI]~z&  
絕緣層沉積是由離子束來促成反應(yīng)氣體裂解，進(jìn)而生成SiO2，常用的氣體為TEOS或TMCTS。金屬沉積的反應(yīng)氣體則有沉積白金(Pt)的 (CH3)Pt(CpCH3)，沉積鎢(W)的W(CO)6 。FIB沉積的 W 比 Pt有較低的阻值，填洞的能力也好，但是沉積速率比較慢，需花費較長時間施工。碳膜的沉積氣體則是用C10H8。鋁金屬的蝕刻，則可用碘 (I2)、溴 (Br2) 或氯 (Cl2) 來達(dá)成。而銅的蝕刻，則用鎵及水氣來濺蝕銅金屬。絕緣層的蝕刻，則是用XeF2來達(dá)成化學(xué)蝕刻反應(yīng)。 _%'},Xd.z  
背面電路編修 !=;XBd-  
針對前瞻制程的積體電路，由于線寬即線距的微小化，造成FIB